

PCD-7006C

programátorská příručka

historie dokumentu:		
datum	verze	změny
2.1.2013	01.2013	výchozí verze
19.3.2013	03.2013	drobná zpřesnění
26.3.2014	03.2014	oprava verzí firmware v odstavci 1.2
30.9.2015	09.2015	drobná zpřesnění

Výhrada odpovědnosti, autorských práv, ochranných známek a názvů:

Ačkoliv byla tato programátorská příručka vytvořena s maximální pečlivostí, nelze vyloučit, že obsahuje chyby. Domníváte-li se, že jsou některé údaje uvedeny nesprávně, neúplně nebo nepřesně, prosíme, informujte technickou podporu.

Pro případ typografických nebo obsahových chyb si TEDIA® vyhrazuje právo kdykoliv provést opravy nebo zpřesnění publikovaných informací. Právě tak produkty popsané v programátorské příručce mohou být kdykoliv revidovány se záměrem zlepšení technických parametrů nebo dosažení lepších užitných vlastností. Doporučujeme proto před každým užitím této příručky ověřit, zda není k dispozici vydání nové.

TEDIA® nezodpovídá za žádné škody vzniklé užitím této programátorské příručky nebo informací v příručce obsažených.

Programátorská příručka a její součásti jsou autorským dílem chráněným ustanovením zákona č. 121/2000 Sb., o právu autorském, o právech souvisejících s právem autorským a o změně některých zákonů (autorský zákon) v platném znění.

Všechna jména a názvy použité v textu mohou být chráněnými známkami nebo obchodními názvy výrobků příslušných vlastníků.

OBSAH

1. Základní informace

- 1.1 Úvod
- 1.2 Verze firmware
- 1.3 Technická podpora

2. PCI řadič

- 2.1 Úvod
- 2.2 Prostor PCI konfiguračních registrů
- 2.3 Mapování funkčních registrů

3. Funkční registry

- 3.1 Přehled registrů
- 3.2 Rozdělení registrů
- 3.3 Porovnání registrů karet PCD-7006C a PCD-7106C

4. Registry digitálních vstupů/výstupů

- 4.1 Úvod
- 4.2 Funkce digitálních portů
- 4.3 Registry DINReg0, ... , DINReg5 (RD)
- 4.4 Registry DOUTReg0, ... , DOUTReg5 (WR)
- 4.5 Registr DIOCfgReg (WR/RD)
- 4.6 Registr DIOCfg2Reg (WR)

5. Registry pro obsluhu přerušení

- 5.1 Úvod
- 5.2 Funkce obvodů pro obsluhu přerušení
- 5.3 Registr INTEnReg (WR)
- 5.4 Registr IRQCfgReg (WR)
- 5.5 Registr IRQStatusReg (RD)
- 5.6 Registr IRQClrReg (WR)
- 5.7 Registr TimerReg (WR, RD)
- 5.8 Schéma registrové struktury

6. Pomocné diagnostické registry

- 6.1 Úvod
- 6.2 Registr CardIDReg (RD)
- 6.3 Registr CPLDTypeReg (RD)
- 6.4 Registr CPLDVerReg (RD)

Prázdná strana

1. Základní informace

1.1 Úvod

Tato programátorská příručka navazuje na uživatelskou příručku karty PCD-7006C obsahující ...

- základní technické údaje,
- popis instalace
- a popis zapojení konektorů.

Uživatelská příručka tedy obsahuje informace postačující běžnému uživateli k nasazení karty ve spolupráci s hotovými aplikačními programy, případně k vytváření vlastních programů nad ovladači s abstraktním API (v případě Windows se jedná například o ovladač TEDIA_DAQ01).

Oproti tomu programátorská příručka obsahuje ...

- popis použitého PCI řadiče,
- popis všech funkčních registrů karty
- a popis programování na úrovni registrů.

Programátorská příručka tedy umožňuje programování nad systémovým ovladačem s API nabízejícím přímý přístup k registrům (v případě Windows se jedná o ovladač tedia_ox952), tzn. vytváření speciálních programů nebo vlastních ovladačů (například pro různé SCADA systémy nebo pro operační systém Linux).

1.2 Verze firmware

Aktuální verze firmware v době vydání příručky:

CPLD - typ firmware:	1B	(reprezentováno hodnotou 1B _H)
CPLD - verze firmware:	0.4	(reprezentováno hodnotou 04 _H)

Typ CPLD je kontrolní číslo přidělené standardnímu firmware PCD-7006C. Odlišné číslo představuje buď konfiguraci nesprávným firmware (například určeným pro jinou kartu) nebo zakázkovým firmware.

Verze firmware CPLD je doplňkovým údajem pro definici vlastností karty.

Poznámka: *Funkce popsané v této příručce vycházejí z uvedených verzí firmware.*

1.3 Technická podpora

V případě nejasností se lze obrátit na technickou podporu výrobce:

adresa:	TEDIA spol. s r. o., Zábělská 12, 312 11 Plzeň, Česká republika
URL:	http://www.tedia.cz/podpora
e-mail:	aktuální informace najdete na adresách http://www.tedia.cz/kontakty http://www.tedia.cz/podpora
telefon:	+420 373730421 (základní číslo) +420 373730426 (technická podpora)

Doporučujeme seznámit se s užitečnými pravidly pro kontaktování technické podpory (viz výše uvedená URL).

Poznámka: *Ačkoliv byla tato programátorská příručka vytvořena s maximální pečlivostí, nelze vyloučit, že obsahuje chyby. Domníváte-li se, že jsou některé údaje uvedeny nesprávně, neúplně nebo nepřesně, prosíme, informujte technickou podporu.*

2. PCI řadič

2.1 Úvod

Karty PCD-7006C jsou osazeny PCI řadičem typu OXuPCI952 kompatibilním s PCI Local BUS Specification Revision 3.0.

Použitý řadič je z pohledu PCI specifikace dvojfunkční, zjednodušeně řečeno - pracuje jako dvě PCI zařízení umístěná v jediném slotu.

První PCI funkce (dále označena F0) obsahuje dva UARTy; ani jeden z nich není kartou využit.

Druhá PCI funkce (dále označena F1) mapuje obvody lokální sběrnice, na kterou jsou připojeny všechny periferní obvody (digitální vstupy/výstupy apod.).

2.2 Prostor PCI konfiguračních registrů

V následující tabulce jsou vybrané registry z prostoru PCI konfiguračních registrů. Jelikož je PCI řadič dvojfunkční, tabulka obsahuje dvě sady registrů.

adresa	jméno registru	PCI funkce F0	PCI funkce F1
01 _H ÷00 _H	Vendor ID	1760 _H (tzn. VID TEDIA)	1760 _H (tzn. VID TEDIA)
03 _H ÷02 _H	Device ID	0302 _H	0303 _H
0B _H ÷09 _H	Class Code	118000 _H (tzn. PCI třída "other data acquisition controller")	118000 _H (tzn. PCI třída "other data acquisition controller")
13 _H ÷10 _H	BAR0	UART0 (I/O, 8B, adresu přidělí BIOS)	lokální sběrnice (I/O, 256B, adresu přidělí BIOS)
17 _H ÷14 _H	BAR1	UART1 (I/O, 8B, adresu přidělí BIOS)	lokální sběrnice (MEM, 4kB, adresu přidělí BIOS)
1B _H ÷18 _H	BAR2	nevyužito	konfigurační registry řadiče (I/O, 32B, adresu přidělí BIOS)
1F _H ÷1C _H	BAR3	nevyužito	konfigurační registry řadiče (MEM, 4kB, adresu přidělí BIOS)
23 _H ÷20 _H	BAR4	konfigurační registry řadiče (I/O, 32B, adresu přidělí BIOS)	nevyužito
27 _H ÷24 _H	BAR5	UART0 + UART1 + konfig. registry (MEM, 4kB, adresu přidělí BIOS)	nevyužito
2D _H ÷2C _H	Subsystem Vendor ID	1760 _H (tzn. VID TEDIA)	1760 _H (tzn. VID TEDIA)
2F _H ÷2E _H	Subsystem ID	0001 _H	0001 _H
3C _H	Interrupt Line	číslo IRQ kanálu (přidělí BIOS)	číslo IRQ kanálu (přidělí BIOS)
3D _H	Interrupt Pin	01 _H (INTA)	01 _H (INTA)

K čemu jsou určeny výše popsané PCI konfigurační registry ...

- Vendor ID a Device ID jsou určeny pro 100% identifikaci karty (resp. každé PCI funkce samostatně) v systému (v případě nejednoznačnosti mohou být navíc použity Subsystem Vendor ID a Subsystem ID, popř. Class Code)
- BARx jsou určeny pro zjištění přidělených prostředků, tzn. počáteční adresu bloků funkčních registrů karty
- Interrupt Line je určen pro zjištění aktuálního propojení INT signálu karty s logickým IRQ kanálem přerušování

2.3 Mapování funkčních registrů

V následujících odstavcích je řešena problematika mapování funkčních registrů.

Proč jsou funkční registry mapovány duplicitně v I/O a MEM prostoru (např. PCI funkce 1, BAR0 a BAR1), jaký je mezi oběma prostory funkční rozdíl ...

Všechny registry karty jsou mapované duplicitně v obou prostorech a jejich funkční význam je identický.

Existuje zřejmě jediný důvod, proč pro přístup k funkčním registrům používat I/O prostor - jednodušší podpora v operačních systémech, resp. vývojových prostředcích, které neumožňují jednoduché 32bitové adresování MEM prostoru (např. MS-DOS). Ve všech ostatních případech je výhodnější používat MEM prostor.

Z tohoto důvodu i nízkourovňový ovladač pro Windows tedia_ox952 mapuje výhradně MEM prostor.

K čemu jsou určeny registry PCI funkce F0 (tzn. UARTy a konfigurační registry řadiče) ...

Ani jeden řadič UART není kartou využit.

Konfigurační registry řadiče obsahují životně důležité informace, například pro časování lokální sběrnice nebo mapování zdrojů přerušení. Jejich přepsání způsobí zpravidla nefunkčnost karty, případně celého počítače. Jedinou nápravou je pak restart počítače (obsah registrů je obnovován z EEPROM paměti při každém startu počítače).

K čemu jsou konfigurační registry řadiče PCI funkce F1 (tzn. BAR2 a BAR3) ...

Tyto registry mají identickou funkci jako registry BAR5 PCI funkce F0.

Jakým způsobem má ovladač, případně program přistupovat k funkčním registrům karty ...

Výhradně prostřednictvím BAR0 (I/O prostor) nebo BAR1 (MEM prostor) PCI funkce F1.


Odlišuje se nějak mapování funkčních registrů v BAR0 a BAR1 PCI funkce F1 karty ...

Ačkoliv význam funkčních registrů mapovaných v I/O a MEM prostoru je identický, mapování je odlišné.

Pro všechny registrové bloky mapované v I/O prostoru (tzn. i BAR0 PCI funkce F1) předává BARx registr 16bitovou adresu prvního registru bloku a všechny další registry jsou mapovány s rozestupem +1. Prostor s velikostí 256B tak může mapovat 256 funkčních registrů. K funkčním registrům mapovaným v prostoru BAR0 PCI funkce F1 lze přistupovat výhradně s daty velikosti 1 byte.

Pro všechny registrové bloky mapované v MEM prostoru (tzn. i BAR1 PCI funkce F1) předává BARx registr 32bitovou adresu prvního registru bloku a všechny další jsou mapovány s rozestupem +4 (první registr je na adrese BARx+0, druhý registr na adrese BARx+4, atd.). Blok 256 funkčních registrů tak zabírá 1kB paměti. Funkčně lze přistupovat výhradně na adresy BARx+0, BARx+4, atd., přenášená data mohou mít velikost byte, word (platných je nejnižších osm bitů z 16) nebo doubleword (platných je nejnižších osm bitů z 32).

Funkční registry popisované v následujících kapitolách jsou specifikovány jako ofset od adresy předané registrem BAR1 PCI funkce F1. V případě použití I/O prostoru (tzn. BAR0 PCI funkce F1) stačí ofset vydělit čtyřmi. Viz obrázek vpravo.



3. Funkční registry

3.1 Přehled registrů

Následující tabulka uvádí přehled funkčních registrů implementovaných v aktuální verzi firmware (viz 1. kapitola).

ofset F1/BAR1	význam pro operaci zápis	význam pro operaci čtení
+000	DOUReg0	DINReg0
+004	DOUReg1	DINReg1
+008	DOUReg2	DINReg2
+00C	DOUReg3	DINReg3
+010	DOUReg4	DINReg4
+014	DOUReg5	DINReg5
+080	DIOCfgReg	(zpětné čtení)
+084	DIOCfg2Reg	
+200	IRQCfgReg	IRQStatusReg
+204	IRQClrReg	
+208	TimerReg	TimerReg
+20C	INTEnReg	(zpětné čtení)
+3F4		CardIDReg
+3F8		CPLDTypeReg
+3FC		CPLDVerReg

3.2 Rozdělení registrů

Registry lze podle významu rozdělit do několika skupin, v předešlé tabulce jsou skupiny registrů vyznačeny barvou s následujícím významem:

- bílá registry digitálních vstupů/výstupů (datové i konfigurační)
- žlutá registry související s přerušením systému
- zelená pomocné diagnostické registry

Uvedené skupiny registrů budou popsány v následujících kapitolách.

Upozornění: Všechny neobsazené adresy jsou rezervovány a program nesmí na tyto adresy přistupovat (tzn. nesmí na ně zapisovat ani z nich číst).

3.3 Porovnání registrů karet PCD-7006C a PCD-7106C

Jelikož se karty PCD-7006C (šest obousměrných osmibitových digitálních portů) a PCD-7106C (osm reléových výstupů, osm izolovaných vstupů a čtyři obousměrné osmibitové digitální porty) odlišují pouze v několika funkčních registrech, byla tato příručka doplněna tabulkou obsahující porovnání odlišností registrů obou typů karet.

registr	význam u karty PCD-7006C	význam u karty PCD-7106C
DINReg0	vstupní hodnoty portu 0 nebo zpětné čtení stavů výstupů	zpětné čtení stavu výstupů portu 0 (port je konfigurován trvale jako výstupní)
DOUReg1	výstupní hodnoty portu 1	nemá význam (port je konfigurován trvale jako vstupní)
IRQCfgReg	programovatelných šest bitů (D5÷D0)	programovatelné čtyři bity (D5÷D2) D0 je trvale 1 (port 0 fixně jako výstup) D1 je trvale 0 (port 1 fixně jako vstup)
IRQCfg2Reg	programovatelný bit D7	programovatelné bity D6 a D7
IRQCfgReg	jako zdroj přerušení jsou (kromě časovače) použity odlišné signály digitálních portů, struktura a funkce registrů však zůstává identická	
IRQStatusReg		
IRQClrReg		

Poznámka: Podrobný popis registrů je uveden v samostatných příručkách obou karet.

4. Registry digitálních vstupů/výstupů

4.1 Úvod

V následujících odstavcích budou popsány registry související s digitálními vstupy a výstupy, viz přehled v 3. kapitole.

Registry lze dále rozdělit na skupinu datových registrů

DINReg0, ... šest vstupních registrů digitálních portů

DOUReg0, ... šest výstupních registrů digitálních portů

a konfigurační registry


DIOCfgReg registr pro konfiguraci směru digitálních portů (tzn. volba vstupní nebo výstupní port)

DIOCfg2Reg speciální konfigurační registr

4.2 Funkce digitálních portů

Digitální porty jsou řešeny jako obousměrné, každý port (tzn. osmice digitálních signálů) lze individuálně nastavit jako vstupní nebo výstupní. Aktuální stav portu lze zjistit čtením registru; v případě konfigurace jako vstupní port je čten stav vstupních signálů, v případě konfigurace jako výstupní port lze zpětně číst data zapsaná do výstupního registru.

Další podrobnosti jsou patrné z obrázku níže (zakreslen jeden osmibitový port).



4.3 Registry DINReg0, ... , DINReg5 (RD)

Tyto registry slouží ke čtení stavu digitálního portu, každý bit registru zpřístupňuje jeden signál osmibitového digitálního portu (nejnižší bity registrů zpřístupňují signály DIO00/08/.../40, nejvyšší bity DIO07/15/.../47).

Je-li port konfigurován jako vstupní, je čtena hodnota přiváděná na signály. Je-li port konfigurován jako výstupní, je čten aktuální stav definovaný DOUReg registrem.

4.4 Registry DOUReg0, ... , DOUReg5 (WR)

Tyto registry slouží k ovládní stavu výstupního digitálního portu, každý bit registru zpřístupňuje jeden signál osmibitového digitálního portu (nejnižší bity registrů ovládají signály DIO00/08/.../40, nejvyšší bity DIO07/15/.../47).

Je-li port konfigurován jako vstupní, lze do DOUReg registru zapisovat, avšak jeho obsah neovlivňuje stav signálů. Je-li port konfigurován jako výstupní, definuje tento registr stav výstupních signálů.

Poznámka: Počáteční stav registrů lze konfigurovat změnou obsahu EEPROM karty dodávaným programem. Obsah EEPROM je do registrů přenesen po resetu, resp. zapnutí počítače v průběhu desítek milisekund. Defaultní obsah všech registrů je nulový.

4.5 Registr DIOCfgReg (WR/RD)

Tento registr slouží ke konfiguraci DIO portů jako vstupních nebo výstupních.

D7	D6	D5	D4	D3	D2	D1	D0
RSRV		DIR5	DIR4	DIR3	DIR2	DIR1	DIR0

DIR0	řízení směru přenosu portu DIO0
	0 výstupy DOUT registru jsou deaktivovány, port pracuje jako vstupní
	1 výstupy DOUT registru jsou aktivovány, port pracuje jako výstupní
DIR1	řízení směru přenosu portu DIO1
	0 výstupy DOUT registru jsou deaktivovány, port pracuje jako vstupní
	1 výstupy DOUT registru jsou aktivovány, port pracuje jako výstupní
DIR2	řízení směru přenosu portu DIO2
	0 výstupy DOUT registru jsou deaktivovány, port pracuje jako vstupní
	1 výstupy DOUT registru jsou aktivovány, port pracuje jako výstupní
DIR3	řízení směru přenosu portu DIO3
	0 výstupy DOUT registru jsou deaktivovány, port pracuje jako vstupní
	1 výstupy DOUT registru jsou aktivovány, port pracuje jako výstupní
DIR4	řízení směru přenosu portu DIO4
	0 výstupy DOUT registru jsou deaktivovány, port pracuje jako vstupní
	1 výstupy DOUT registru jsou aktivovány, port pracuje jako výstupní
DIR5	řízení směru přenosu portu DIO5
	0 výstupy DOUT registru jsou deaktivovány, port pracuje jako vstupní
	1 výstupy DOUT registru jsou aktivovány, port pracuje jako výstupní
RSRV	rezerva (z důvodu dopředné kompatibility doporučena hodnota 0)

Poznámka: Počáteční stav registru lze konfigurovat změnou obsahu EEPROM karty dodávaným programem. Obsah EEPROM je do registru přenesen po resetu, resp. zapnutí počítače v průběhu desítek milisekund. Defaultní obsah registru je nulový, tzn. všechny porty jsou vstupní.

4.6 Registr DIOCfg2Reg (WR)

Tento registr slouží ke konfiguraci vlastností DIO portů.

D7	D6	D5	D4	D3	D2	D1	D0
PULLUPEN	RSRV						

PULLUPEN	aktivace pull-up rezistorů všech obousměrných DIO portů (tzn. rezistory 10 kOhm zapojené mezi signál portu a napětí 5 V)
	0 pull-up rezistory deaktivovány
	1 pull-up rezistory aktivovány
RSRV	rezerva (z důvodu dopředné kompatibility doporučena hodnota 0)

Poznámka: Počáteční stav registru lze konfigurovat změnou obsahu EEPROM karty dodávaným programem. Obsah EEPROM je do registru přenesen po resetu, resp. zapnutí počítače v průběhu desítek milisekund. Defaultní obsah registru je 80_h, tzn. jsou aktivovány pull-up rezistory.

Poznámka: Aktivace pull-up rezistorů je určena pro počáteční inicializaci karty a nemá význam pro běžné užití. Počáteční inicializace probíhá automaticky po zapnutí nebo resetu; v prvním kroku je nastaven obsah datových registrů výstupů, v druhém kroku jsou porty konfigurovány jako vstupní nebo výstupní a nakonec ve třetím kroku jsou rezistory přepnuty z režimu pull-down do pull-up; popsané řešení tedy zajistí, že na porty použité jako výstupy nejsou před dokončením inicializace připojeny pull-up rezistory.

5. Registry pro obsluhu přerušení

5.1 Úvod

V následujících odstavcích budou popsány registry související s obvody pro přerušení systému, viz přehled v 3. kapitole.

Přehled registrů:

INTEnReg	aktivace obvodů pro řízení signálu přerušení PCI sběrnice (INTA)
IRQCfgReg	povolení zdrojů přerušení
IRQStatusReg	příznaky zdrojů přerušení
IRQClrReg	nulování příznaků přerušení
TimerReg	generátor časových značek pro periodické vyvolávání přerušení

5.2 Funkce obvodů pro obsluhu přerušení

Obvody pro obsluhu přerušení umožňují vyvolat přerušení systému jedním ze zdrojů, případně zvolenou kombinací zdrojů přerušení. Karta disponuje těmito zdroji přerušení:

Generátor časových značek

Umožňuje vyvolávat přerušení se zvolenou časovou periodou v rozsahu 1÷255 ms.

Digitální vstupy

Umožňuje vyvolávat přerušení sestupnou hranou vybraných signálů DIO portů.

Pro správnou obsluhu je potřeba vzít v úvahu, že přerušení systému je vyvoláno první detekovanou událostí, tzn. přechodem obsahu IRQStatusReg registru z nulové hodnoty do nenulové. Pro další vyvolání přerušení je tedy nezbytné, aby programová obsluha přerušení zpracovala všechny požadavky detekované od vyvolání přerušení do vykonání této obsluhy a vynulovala všechny nastavené příznaky.

5.3 Registr INTEnReg (WR)

Tento registr slouží k aktivaci obvodů pro řízení signálu přerušení PCI sběrnice a současně k nulování záchytného registru generujícího signál PCI sběrnice INTA.

D7	D6	D5	D4	D3	D2	D1	D0
INTEN	RSRV						

INTEN	aktivace obvodů pro řízení INTA
0	záchytný registr generující řídicí signál INTA je trvale nulován
1	funkce záchytného registru je aktivována, tzn. karta může vyvolat přerušení systému
RSRV	rezerva (z důvodu dopředné kompatibility doporučena hodnota 0)

5.4 Registr IRQCfgReg (WR)

Tento registr slouží k povolení základních zdrojů přerušení.

D7	D6	D5	D4	D3	D2	D1	D0
RSRV			TIM	IRQ3	IRQ2	IRQ1	IRQ0

IRQ0	povoluje vyvolání přerušení odvozené od sestupné hrany digitálního portu DIO08
0	záchytný registr navázaný na digitální vstup je blokován
1	funkce záchytného registru je aktivována
IRQ1	povoluje vyvolání přerušení odvozené od sestupné hrany digitálního portu DIO08
0	záchytný registr navázaný na digitální vstup je blokován
1	funkce záchytného registru je aktivována
IRQ2	povoluje vyvolání přerušení odvozené od sestupné hrany digitálního portu DIO16
0	záchytný registr navázaný na digitální vstup je blokován
1	funkce záchytného registru je aktivována

IRQ3	povoluje vyvolání přerušení odvozené od sestupné hrany digitálního portu DIO24
	0 záchytný registr navázaný na digitální vstup je blokován
	1 funkce záchytného registru je aktivována
TIM	povoluje vyvolání přerušení odvozené od generátoru časových značek
	0 záchytný registr navázaný na generátor časových značek je blokován
	1 funkce záchytného registru je aktivována
RSRV	rezerva (z důvodu dopředné kompatibility doporučena hodnota 0)

5.5 Registr IRQStatusReg (RD)

Tento registr slouží k zjištění stavu záchytných registrů povolovaných registrem IRQCfgReg.

D7	D6	D5	D4	D3	D2	D1	D0
RSRV			TIM	IRQ3	IRQ2	IRQ1	IRQ0

IRQ0	stav záchytného registru navázaného na digitální vstup DIO00
	0 registr není nastaven, tzn. od posledního nulování nedošlo k detekci sestupné hrany
	1 registr je nastaven, tzn. od posledního nulování došlo k detekci sestupné hrany
IRQ1	stav záchytného registru navázaného na digitální vstup DIO08
	0 registr není nastaven, tzn. od posledního nulování nedošlo k detekci sestupné hrany
	1 registr je nastaven, tzn. od posledního nulování došlo k detekci sestupné hrany
IRQ2	stav záchytného registru navázaného na digitální vstup DIO16
	0 registr není nastaven, tzn. od posledního nulování nedošlo k detekci sestupné hrany
	1 registr je nastaven, tzn. od posledního nulování došlo k detekci sestupné hrany
IRQ3	stav záchytného registru navázaného na digitální vstup DIO24
	0 registr není nastaven, tzn. od posledního nulování nedošlo k detekci sestupné hrany
	1 registr je nastaven, tzn. od posledního nulování došlo k detekci sestupné hrany
TIM	stav záchytného registru navázaného na generátor časových značek
	0 registr není nastaven, tzn. od posledního nulování nedošlo k vygenerování časové značky
	1 registr je nastaven, tzn. od posledního nulování došlo k vygenerování časové značky
RSRV	rezerva (z důvodu dopředné kompatibility je doporučeno hodnoty ignorovat)

5.6 Registr IRQClrReg (WR)

Tento registr slouží nulování záchytných registrů povolovaných registrem IRQCfgReg.

D7	D6	D5	D4	D3	D2	D1	D0
RSRV			TIM	IRQ3	IRQ2	IRQ1	IRQ0

IRQ0	nuluje stejnojmenný záchytný registr v IRQStatusReg
	0 bez významu, stav záchytného registru není modifikován
	1 záchytný registr je vynulován (generuje krátký puls, následný zápis 0 není vyžadován)
IRQ1	nuluje stejnojmenný záchytný registr v IRQStatusReg
	0 bez významu, stav záchytného registru není modifikován
	1 záchytný registr je vynulován (generuje krátký puls, následný zápis 0 není vyžadován)
IRQ2	nuluje stejnojmenný záchytný registr v IRQStatusReg
	0 bez významu, stav záchytného registru není modifikován
	1 záchytný registr je vynulován (generuje krátký puls, následný zápis 0 není vyžadován)
IRQ3	nuluje stejnojmenný záchytný registr v IRQStatusReg
	0 bez významu, stav záchytného registru není modifikován
	1 záchytný registr je vynulován (generuje krátký puls, následný zápis 0 není vyžadován)
TIM	nuluje stejnojmenný záchytný registr v IRQStatusReg
	0 bez významu, stav záchytného registru není modifikován
	1 záchytný registr je vynulován (generuje krátký puls, následný zápis 0 není vyžadován)
RSRV	rezerva (z důvodu dopředné kompatibility doporučena hodnota 0)

5.7 Registr TimerReg (WR, RD)

Tento registr slouží k ovládání generátoru časových značek určeného pro periodické vyvolávání přerušení.


Počáteční hodnota registru je nulová a generátor časových značek je blokován. Zápisem nenulové hodnoty je generátor odstartován, perioda je definovaná zapsanou hodnotou v milisekundách. Zápisem nulové hodnoty je generátor zastaven.

Registr má význam i pro čtení (je čtena aktuální hodnota čítače inkrementovaného od nuly každou milisekundu až do zadané hodnoty zmenšené o jedna).

Pro příklad, zápisem hodnoty 100 bude první přerušení vyvoláno 100 ms po zápisu do registru a následně vždy po dalších 100 ms. Čtením budou získávány hodnoty 0, 1, ..., 98, 99, 0, 1, ..., přerušení je vyvoláno v okamžik přechodu z 99 na 0.

5.8 Schéma registrové struktury

Na níže uvedeném obrázku je pro lepší porozumění souvislostí zakresleno schéma registrové struktury.



Žlutě vyznačené obvody musejí být řízeny v rámci ISR, ostatní mohou být obsluhovány v rámci uživatelského programu, aplikačního ovladače (zpravidla DLL v případě Windows) nebo také v rámci ISR.

Signál PCI řadiče MIO1_OXmPCI952 je řešen identicky u všech karet TEDIA s tímto PCI řadičem a umožňuje unifikovat ISR obsluhu karet. Signál je po startu karty v logické úrovni 0 a neblokuje tedy funkci signálu INTEnReg(7), pro vytváření specifického uživatelského ovladače lze tedy využít i řízení pomocí INTEnReg(7).

Signál MIO1_OXmPCI952 využívá systémový ovladač tedia_ox952 pro Windows. V rámci aplikačního ovladače je potřeba při konfiguraci zdrojů přerušení nastavit registr INTEnReg(7) do logické úrovně 1 a při ukončení požadavku o podporu přerušení (zpravidla při ukončování programu) pak registr nastavit zpět do logické úrovně 0; vlastní deaktivaci signálu PCI_INTA\ pomocí signálu MIO1_OXmPCI952 provádí ISR v kernel části ovladače automaticky.

6. Pomocné diagnostické registry

6.1 Úvod

V následujících odstavcích budou popsány pomocné diagnostické registry, viz přehled v 3. kapitole.

Přehled registrů:

CardIDReg	registr pro čtení stavu DIP spínače (umožňuje identifikovat až 4 karty stejného typu)
CPLDTypeReg	konstanta označující typ firmware hradlového pole CPLD (standardní, zakázkový apod.)
CPLDVerReg	konstanta označující verzi firmware hradlového pole CPLD

6.2 Registr CardIDReg (RD)

Tento registr zpřístupňuje stav dvousegmentového DIP spínače a umožňuje tak identifikovat až 4 karty stejného typu instalované v systému. Data jsou přenášena na nejnižších dvou bitech, horních šest bitů je trvale nulových.

6.3 Registr CPLDTypeReg (RD)

Tento registr zpřístupňuje konstantu označující typ firmware CPLD v rozsahu 0 až 255.

Poznámka: Hodnota typu standardního firmware karet PCD-7006C je uvedena v 1. kapitole.

6.4 Registr CPLDVerReg (RD)

Tento registr zpřístupňuje konstantu označující verzi firmware CPLD. Hodnota registru v rozsahu 0 až 255 definuje verzi v rozsahu 0.0 do F.F (tzn. je zobrazena v HEX tvaru s desetinnou čárkou).

Poznámka: Hodnota aktuální verze standardního firmware karet PCD-7006C je uvedena v 1. kapitole.

Několik slov o TEDIA® spol. s r. o.

TEDIA® spol. s r. o. je ryze českým výrobcem měřicí a průmyslové elektroniky s vlastním vývojovým, výrobním a servisním zázemím s tradicí od roku 1994.

Společnost je od roku 2002 **řádným členem PCI Special Interest Group**, organizace odpovědné za standardizaci a vývoj sběrnic PCI a PCI Express.

Aktuální nabídka výrobků a služeb

Komponenty pro PC systémy

- multifunkční karty pro laboratorní a průmyslové aplikace (A/D převodníky, D/A převodníky, digitální porty, IRC a registrační čítače, ...)
- dceřiné desky pro úpravu signálů (izolační zesilovače, multiplexery, výkonové výstupy, ...)
- podpora sběrnic ISA, PC/104, PCI a PCI Express

Komponenty pro distribuované systémy - stavebnice modulů MicroUnit serie

- kompletní sortiment inteligentních I/O modulů (analogové vstupy a výstupy, digitální porty, čítače, ...)
- komunikace s nadřazeným systémem rozhraním RS-485, RS-422, RS-232 nebo LAN
- protokoly AlBus-2 (firemní komunikační protokol) a standardní Modbus RTU
- průmyslové provedení v pouzdru pro montáž na lištu DIN 35 mm
- speciální typy v zakázkovém provedení nebo LCD moduly pro montáž na čelní panel rozváděče

Komponenty pro komunikaci v průmyslovém prostředí

- komunikační karty pro sběrnic ISA, PC/104, PCI a PCI Express
- jedno, dvou a čtyřportové karty s řadiči UART s podporou rozhraní RS-232, RS-422 a RS-485
- konvertory a repeatery komunikačních rozhraní RS-232, RS-422 a RS-485 v pouzdru pro montáž na lištu DIN 35 mm
- miniaturní izolované USB konvertory pro rozhraní RS-232 a RS-485

Komponenty pro mobilní měřicí systémy

- multifunkční moduly pro nasazení v laboratořích a zkušebnách
- USB nebo LAN konektivita

Software

- vývoj univerzálních Windows ovladačů a ovladačů pro Control Web ovladačů pro naše výrobky
- jako oem partner dodáváme všechny komponenty systém Control Web
- dodáváme systém ScopeWin pro laboratorní nebo průmyslová měření a analýzu dat

Zakázkový vývoj a výroba elektroniky

- zkušenosti s vývojem více než stovky typů zásuvných PC karet a téměř 400 typů mikropočítačových desek
- speciální elektronika vybavená rozhranými a technologiemi, se kterými již máme zkušenosti
 - počítačové sběrnic PCI, PCI Express, ISA, USB, ethernet, ...
 - rutinní vyžívání hradlových polí FPGA a CPLD Altera
 - mikropočítače Cortex M3/M4, výkonné mikropočítače řady ˆ51
 - zpracování analogových signálů z technologických čidel (termočlánky, odporová čidla, tenzometry, inkrementální snímač, LVDT, ...)
 - aplikace A/D převodníků s vysokým rozlišením nad 20 bitů nebo vzorkovací frekvencí desítek MHz
 - zpracování a analýza signálů v reálném čase pomocí FPGA (FIR, DFT, ...)
- výroba zajištěna vlastním osazovacím automatem a pájecí pecí pracující na principu nasycených par
- zkušební laboratoř vybavená mj. klimatizační komorou pro zkoušky chladem, suchým teplem a vlhkým teplem podle norem ČSN EN 60068
- další informace viz <http://www.tedia.cz/vyvoj>



Member of PCI Special Interest Group

Vývoj, výroba, obchod, servis, technická podpora:

adresa: TEDIA[®] spol. s r. o.
Zábělská 12
31211 Plzeň
Česká republika

internet: <http://www.tedia.cz>
<http://www.pci.cz>

telefon: +420 373730421 (základní číslo)
+420 373730426 (technická podpora)

fax: +420 373730420

e-mail: aktuální informace najdete na adresách
<http://www.tedia.cz/kontakty>
<http://www.tedia.cz/podpora>